Der CASCADE-Detektor wurde entwickelt, um höchste Zählraten auf großen Flächen bei gleichzeitig guter Ortsauflösung (= große Anzahl an Auslesekanälen) nachweisen zu können. Damit verschiebt sich der Engpass beim Nachweis von Neutronen von dem Detektor-Frontend hin zur Ausleseelektronik. Sie muß nun in der Lage sein, die hohen Zählraten auf der großen Anzahl von Ausleskanälen gleichzeitig verarbeiten zu können. Schließlich soll das Konzept des modular aufgebauten Detektors auch im Bereich der Elektronik fortgesetzt werden, um die Skalierbarkeit des Gesamtsystems beibehalten zu können.
Auch im Bereich der Ausleseelektronik profitiert der CASCADE-Detektor von Entwicklungen, die vor allem von der Hochenergiephysik an der Fakultät für Physik und Astronomie der Universität Heidelberg in den letzten Jahren vorangetrieben worden sind. So wurde von Daniel Baumeister, Sven Löchner und Uwe Stange am ASIC-Labor der Auslesechip CIPix entwickelt, der eine Weiterentwicklung des HELIX-Chips darstellt. Der CIPix wird vor allem von der Arbeitsgruppe Prof. Straumann an der Universität Zürich für die Auslese der inneren Proportionaldrahtkammer des H1-Detektors am DESY eingesetzt. Durch den Einsatz des CIPix für die Ausleseelektronik verfügt der CASCADE-Detektor über ein bisher in der Neutronenphysik unerreichtes Leistungsniveau in Punkto Miniaturisierung, Anzahl der Auslesekanäle, Ratentauglichkeit und Kosten.
Der CIPix besteht aus 64 analogen Eingangskanälen, die jeweils aus einem rauscharmen, ladungsempfindlichen Vorverstärker, einem Shaper, einem Buffer und einem Diskriminator aufgebaut sind. Je vier Ausgangskanäle werden von dem nachgeschalteten Multiplexer zusammengefaßt und zeitlich hintereinander auf einen der 16 digitalen Ausgänge gegeben. Über eine I2C-Schnittstelle kann der CIPix programmiert werden, d.h. die internen Register des Chips beschrieben bzw. ausgelesen werden.
|
Das interne Blockschaltbild des Auslesechips für nur einen der 64 Kanäle auf dem CIPix. |
 |
Blick auf einen CIPix 1.1 gebondet in ein Package. |
 Erste Version des CIPix Board. |
 Typische Signalpulse gemessen am analogen Ausgang des ASIC. |
 Unsere aktuelle Version des CIPix Board. |
Anfang 2004 ist das CIPix Board nocheinmal redesigned worden (hauptsächlich in Bezug auf seine Größe) und ist nun inzwischen verfügbar. Es wird nun bei der Auslese des neuen 2D-Detektors eingesetzt werden. Dieser Detektor besitzt eine sensitive Nachweisfläche von 20cm x 20cm mit 128 Auslesekanälen in x-Richtung und 128 Kanälen in y-Richtung. Diese Auslesekanäle werden von 4 CIPix-Chips ausgelesen. Dieser Detektor soll noch in diesem Sommer getestet werden. |
Aufgrund der großen Bandbreite an Daten, die der CIPix Chip produziert (64 Auslesekanäle feuern je mit einer Maximalrate von 10 MHz pro Kanal), ist ein echtes Realtime-System notwendig, um all diese Daten verabeiten zu können. FPGA's sind für diese Aufgabe sehr gut geeignet und können benutzt werden, um die digitalen Signale des CIPix zu demultiplexen und die Neutronenereignisse in Bezug auf Ort und Zeitpunkt zu rekonstruieren. Weiterhin können die relevanten Histogramme bereits im FPGA erstellt und in geeignetem zusätzlichen Speicher hinterlegt werden. Alternativ können die Daten aber auch direkt an ein weiteres angeschlossenes Backend-System gesandt werden (Event-Daten).
Nachdem der CIPix mit dem ersten Board zur Verfügung gestanden hatte, konnte die gesamte Kette der Datenaufnahme bereits 2003 erfolgreich während einer Strahlzeit am ILL getestet werden. Die gesamte Kette bestand aus einem CASCADE-Detektor, der mit einem CIPix Board ausgestattet war, einem FPGA Board für die Datenanalyse und -kompression und dem Transfer der Daten via VME zu einem PC.
Basierend auf diesen Erfahrungen wurde inzwischen ein neues FPGA Board entwickelt und produziert (siehe die nächsten beiden Bilder weiter unten). Ausgestattet mit einem 'VIRTEX II' FPGA von Xilinx können nun nun alle 4 CIPix Boards des neuen 2D-CASCADE Detektors simultan ausgelesen werden. Dabei führt der FPGA die vollständige Eventrekonstruktion (Ort und Zeit) durch als auch die Ansteuerung der 4 CIPix Boards. Zusätzlich befinden sich auf dem FPGA-Board SRAM und 1GB an DDR-RAM, um alle anfallenden Daten lokal am Detektor in jedem gewünschten Format abspeichern zu können. Die abschließende Datenübertragung zu einem PC oder einer Workstation erfolgt über einen optischen Link (1GBit/s), sodaß die gesamte Auslese-Elektronik, die ja direkt auf der Rückseite des Detektors sich befindet, vollständig galvanisch von jeder weiteren Steuerelektronik eines Instruments getrennt ist.
 Schema des neuen FPGA-Boards für die Auslese des 2D CASCADE Detektors. Ein 'VIRTEX II' FPGA von Xilinx wird zur Eventrekonstruktion und zur CIPix-Ansteuerung benutzt. SRAM und DDR-RAM on board ermöglichen die lokale Speicherung aller Daten am Detektor. |
 Photo des neuen FPGA-Boards. Die gesamte Auslese-Elektronik sitzt direkt auf der Rückseite des Detektors. Daten, die von der Auslesestruktur des Detektors kommen, werden verstärkt, digitalisiert und weiter zum FPGA geleitet. Abschließend können die Daten lokal im SRAM und gleichzeitig im DDR-RAM gespeichert werden oder alternativ direkt zum PC über einen optischen Link gesandt werden. |
Goal of the CASCADE-detector development project is to provide a position sensitive instrument that allows to detect neutrons at highest count rates with the best possible spatial resolution at large areas. Immediately these targets imply a very large number of detection channels and an immense overall increase in data rate, compared to currently employed technology. With the general capacity of the CASCADE-detector front-end to meet such specifications, the bottle neck in data acquisition is shifted towards readout electronics. Every single neutron detection event, coming in at very high rates, has to be labled with position information as well as eventually a time-stamp for time-of-flight applications and stored in some adequate format. CASCADE has extended their goals to include readout-electronics in order to maintain scaleability of the entire data acquisition system.
CASCADE enjoyes the vivid synergies with high energy physics at Heidelberg University through a collaboration with the Heidelberg ASIC-Laboratory. The ASIC-Lab has developed the analog readout ASIC-chip CIPix as an excerpt from the previously developed HELIX-Chip. CIPix is primarily employed by Prof. Straumann et al. at the university of Zürich for the readout of the inner proportional chamber of the H1-Detector at DESY. Employment of the CIPix as readout front-end electronics for CASCADE results in a readout bandwidth (no. of channels x single pixel acquisition rate capacity), degree of miniaturization as well as reduction in cost, novel to neutron applications.
CIPix integrates 64 individual analog input channels designed to cope with 10MHz data acquisition rate on every channel. Each one is equipped with an individual low-noise pre-amp, a shaper, a buffer and a discriminator, where shaping time, gain and discriminator levels can be programmed on-line via a digital interface. The 64 digital output channels are mulitplexed 4:1 and transfered at 40MHz to the succeeding data acquisition chain.
|
Internal block-schematic for one of 64 channels on the readout ASIC CIPix. |
|
For first evaluative tests, the chip was bonded into a commercial chip-package, which was be mounted onto a test-board. |
On a first test-board, communication with the CIPix could be established to an extend that the chip could be programmed and programmation confirmed successful. The experience won was then used for the development of a professional electronics board, which provides diverse infrastructure to the chip, carries the CIPix directly bonded on board and includes the analog geometrical fan-in from detector dimensions to the multiply staggered input channels on the chip. Mounted to this board, the CIPix has now been employed for first measurements on a CASCADE Neutron-Detector.
First version of the CIPix board. |
Typical analog neutron signal recorded at the analog output of the ASIC. |
Our latest version of the CIPix board. |
The CIPix board was redesigned early 2004 (mainly in terms of size) and is now available. It will be employed to read out the new 20cm x 20cm 2D detector. The sensitive area will be read out on 128 readout channels in x-direction and 128 channels in y-direction. The system with four CIPix boards will be tested this summer (2004). |
Due to the high data rate, the CIPix is capable of (64 readout channels, firing at a maximum of 10 MHz each) a high bandwidth real-time system will be necessary to handle further data processing. FPGA technology is very suitable for this task. It can be used to de-multiplex all the digital output signals of the ASIC and to reconstruct the neutron events in terms of position and time. Furthermore, an FPGA allows to histogram and store data in local memory or to send it as event data to any further back-end electronic system.
After the CIPix became available to us, setup and tests towards an entire system began. The data chain, started with a CASCADE-Detector equipped with a CIPix readout. The ASIC was read out by an FPGA, which was used for data processing and compression. Data could then be transferred via VME to a computer. This system was finally evaluated on a neutron beam at ILL.
Based upon this experience, a new FPGA board was designed and produced (see the next two pictures). Equipped with a Xilinx 'VIRTEX II' FPGA it is capable of simultaneously reading out four CIPix boards and will be employed on the new 2D CASCADE detector. Event reconstruction (position and time) as well as control of the 4 CIPix boards will be done by the FPGA. Furthermore SRAM and 1GB of DDR-RAM are available locally on the detector so that data can be stored in any format desired by the user. Data transfer to a PC or workstation is realized via an optical link (1GBit/s). The entire electronic readout system is located on the backside of the detector-module. It will be decoupled galvanically from other instrument control systems.
Schematic of the new FPGA board to read out the 2D CASCADE detector. VIRTEX II is used for event reconstruction and CIPix control. SRAM and DDR-RAM allow storage and compression of data locally on the detector. |
Picture of the new FPGA board. The entire setup will be mounted directly on the back of the detector. Incoming analog neutron data are digitized by CIPix chips and sent to the FPGA. After event reconstruction, data can be stored locally in SRAM as well as DDR-RAM or alternatively directly sent to a PC via an optical link. |
